IIC-总结

IIC协议总结什么是IIC总线IIC总线是由飞利浦现在是NXP公司于1982年推出目前最新版本为I2C V7.0 (2021年发布)由于其**极简的硬件需求、出色的可扩展性和成熟的生态系统**几乎在所有需要连接传感器、存储器、IO扩展器、微控制器等的嵌入式系统和物联网设备中都能找到它的身影比如**温度传感器、EEPROM、RTC、光模块、IO扩展PCA9535、IIC扩展PVA95488** 等基本都采用IIC总线关键特性关键特性说明通信方式同步、半双工、串行信号线2线SDA数据线、SCL时钟线速度模式​• 标准模式100 kbps• 快速模式400 kbps• 快速模式1 Mbps• 高速模式3.4 Mbps寻址方式7位或10位地址7位最多128个设备拓扑结构多主从、总线型需要上拉电阻功耗相对较高需外部上拉电阻高级功能时钟拉伸、仲裁、多主控制硬件设计注意事项总线电平分类LVCMOS18/LVCOMS33器件和控制器电平不匹配需要增加电平转换功能(电平转换芯片或者分立器件)IIC地址规划是否冲突是否需要加IIC开关。SCL和SDA两条信号线需要设计上拉通过上拉电阻拉到VCC电源上拉电阻阻值确认上限和下限如何计算总线电容的评估避免信号上升/下降时间太长影响最终时序减小容性串扰和振铃的风险电源与复位考虑电源倒灌、考虑器件复位逻辑保护措施跨板连接、热插拔等场景考虑保护器件PCB布局走线拓扑考虑全局走线要短SCL和SDA尽量等长详细解释为什么IIC总线需要考虑上拉SCL和SDA协议上规定控制器均采用开漏输出的方式上拉电阻能够为总线提供确定的高电平并允许设备的“线于”操作“线于”操作所有设备释放总线总线才能为高电平也就天然具备总线总裁同时从设备能够实现时钟拉伸总线总裁在多主场景下由于线与的存在总是发出低电平的设备地址和数据二进制值更小的设备获得总线的使用权。时钟拉伸从设备需要更长时间处理信息时在ACK后拉低SCL让主设备的SCL无法发出进入等待阶段使得不同速度的设备可以安全地共享同一条总线。上拉电阻阻值的计算方式下限最小值由总线允许的最大电流决定。电阻太小电流过大可能损坏IO口且功耗增加。计算公式参考Rp(min) (VDD - VOL(max)) / IOL其中VOL(max)是标准规定的低电平最高值通常0.4VIOL是驱动管的吸收电流能力。上限最大值由总线要求的上升时间决定。电阻太大对总线电容的充电速度慢导致信号边沿过缓可能无法满足时序要求尤其在高速模式下。计算公式参考Tr 0.8473 * Rp * Cb其中Tr是标准规定的最大上升时间Cb是总线总电容。0.8473是根据电容充放电公式计算所得采用70%和30%的节点计算。I3C协议简介I3C 是一项由**MIPI联盟**主导制定的新一代串行通信总线标准旨在**整合并超越**传统的I²C和SPI总线。相关标准I3C v1.02016年底、I3C v1.12018年、I3C Basic v1.02017年。与IIC的对比特性IIC总线I3C总线信号线2线 (SDA, SCL)2线 (SDA, SCL) 可复用为SPI驱动方式开漏依靠上拉电阻开漏 推挽可根据阶段切换最高时钟Fast Mode: 1 MHzSDR Mode: 12.5 MHz数据吞吐~1 MbpsSDR: ~12.5 Mbps HDR: 最高 ~40 Mbps中断需额外专用中断线带内中断无需额外引脚地址分配静态7/10位地址易冲突静态地址 动态地址分配标准命令无内置丰富的CCC命令集功耗相对较高显著优化静态/动态功耗更低兼容性/完全向后兼容IICI2S协议简介I2S总线**Integrated Interchip Sound**由飞利浦公司于1986年推出专门为传输数字音频数据而设计的同步串行通信协议。与IIC/SPI的对比特性I2SIIC设计目的专为音频流通用控制数据内容音频PCM采样值控制命令、寄存器数据典型速度数 Mbps 到 数十 Mbps~100kbps - ~3.4Mbps信号线3/4线 (SCK, WS, SD, MCLK)2线 (SDA, SCL)时钟时钟与声道同步时钟独立主从通常单主支持多主